選擇前往海外就讀工科的同學(xué)也是有很多的，但是工科的難度也是有目共睹的，近期就有一位在模擬ic課程上遇到困難的同學(xué)，考慮到可能并不是只有這一位有疑惑的同學(xué)，本次小思就來與同學(xué)們分享一下關(guān)于模擬ic集成電路設(shè)計(jì)定義與培訓(xùn)的相關(guān)內(nèi)容。

　　模擬ic設(shè)計(jì)定義：

　　集成電路(IC)設(shè)計(jì)環(huán)境中的模擬設(shè)計(jì)是一門專注于創(chuàng)建在連續(xù)時(shí)域行為中運(yùn)行并針對(duì)連續(xù)時(shí)域行為進(jìn)行優(yōu)化的電路的學(xué)科。模擬設(shè)計(jì)的典型目標(biāo)包括：信號(hào)保真度、放大、濾波。

　　當(dāng)提到“集成電路設(shè)計(jì)”一詞時(shí)，大多數(shù)人想到的是復(fù)雜微處理器的設(shè)計(jì)。這些電路采用數(shù)字設(shè)計(jì)技術(shù)設(shè)計(jì)，專注于離散值(即“1和0”)的傳播。重要的是要了解這種傳播“一和零”的模型用于簡化對(duì)大型網(wǎng)絡(luò)的分析。任何電路中的實(shí)際器件都會(huì)響應(yīng)不斷變化的激勵(lì)，因此模擬電路設(shè)計(jì)實(shí)際上是數(shù)字電路設(shè)計(jì)的基礎(chǔ)。

　　模擬設(shè)計(jì)的重要性：

　　由于IC中的所有基本器件都響應(yīng)連續(xù)的時(shí)間激勵(lì)，因此模擬設(shè)計(jì)構(gòu)成了所有IC設(shè)計(jì)的基礎(chǔ)?，F(xiàn)代IC技術(shù)帶來了許多設(shè)計(jì)挑戰(zhàn)。先進(jìn)技術(shù)節(jié)點(diǎn)的制造過程中存在顯著的可變性。高級(jí)IC上大量器件的實(shí)際運(yùn)行也會(huì)導(dǎo)致可變性。這種可變性表現(xiàn)為工作電壓、工作溫度和性能的變化。密集封裝的器件還可以相互交互以及與硅襯底、封裝和電路板相互作用，從而導(dǎo)致信號(hào)失真。所有這些影響都可能發(fā)生在器件之間，也可能發(fā)生在單個(gè)IC內(nèi)。

　　模擬設(shè)計(jì)必須補(bǔ)償所有這些影響，以確保三個(gè)基本品質(zhì)：保真度/精度、一致性和性能?？煽啃苑治龊托盘?hào)完整性分析是用于對(duì)這些影響進(jìn)行建模和緩解的一些活動(dòng)。這三個(gè)項(xiàng)目在IC應(yīng)用中的重要性示例如下：

　　保真度/精度。許多模擬設(shè)計(jì)構(gòu)成了檢測(cè)IC外部條件的電路的基礎(chǔ)。感測(cè)環(huán)境溫度、氣壓、運(yùn)動(dòng)和光線是許多物聯(lián)網(wǎng) (IoT) 設(shè)備的基本組成部分。例如，感測(cè)光構(gòu)成了機(jī)器視覺的基礎(chǔ)。精確感測(cè)這些連續(xù)時(shí)間效應(yīng)需要精確的測(cè)量，這意味著執(zhí)行這些測(cè)量的模擬電路需要出色的保真度和精度。模擬設(shè)計(jì)確保保真度/精度。

　　一致性。數(shù)字電路設(shè)計(jì)對(duì)離散“一和零”的傳播進(jìn)行建模，以簡化對(duì)大量器件的分析?！耙弧蓖ǔＪ侵麟娫措妷?，“零”是沒有任何電壓。為了使該模型有效工作，電路元件的性能必須在前面提到的所有可變性條件下保持一致。一致性確保電壓處于“1”或“零”的參考水平之一。模擬設(shè)計(jì)可確保滿足這些條件。

　　性能。此參數(shù)有兩種基本形式：速度和功率。所有IC都對(duì)速度有嚴(yán)格的要求，以滿足整體系統(tǒng)吞吐量。它們還必須保持在特定的功率耗散范圍內(nèi)。該項(xiàng)目的驅(qū)動(dòng)因素是系統(tǒng)需要保持在可接受的熱包絡(luò)中，以確保有效的散熱。對(duì)低功耗的需求也是由財(cái)務(wù)運(yùn)營限制驅(qū)動(dòng)的。模擬設(shè)計(jì)可確保功率和速度在可接受的范圍內(nèi)。

　　模擬設(shè)計(jì)與數(shù)字設(shè)計(jì)：

　　模擬設(shè)計(jì)和數(shù)字設(shè)計(jì)之間的主要區(qū)別在于所使用的基礎(chǔ)分析類型。

　　在模擬設(shè)計(jì)中，電路激勵(lì)被視為隨時(shí)間連續(xù)變化的信號(hào)。電路的行為在時(shí)域和頻域中建模，重點(diǎn)關(guān)注所得波形的保真度/精度、一致性和性能。制造和設(shè)計(jì)引起的電路可變性也必須建模和補(bǔ)償。

　　數(shù)字設(shè)計(jì)將電路激勵(lì)視為一系列隨時(shí)間變化的離散邏輯“1”和邏輯“零”。邏輯“一”通常表示為IC的電源電壓的存在，邏輯“零”表示為沒有該電壓(即零伏特)。數(shù)字電路中的器件必須將大部分時(shí)間花在邏輯“一”或邏輯“零”上。只要處理這些信號(hào)的電路對(duì)這些邏輯電平的響應(yīng)是一致的，數(shù)字設(shè)計(jì)就能很好地工作。模擬設(shè)計(jì)負(fù)責(zé)提供這些品質(zhì)。

　　這允許使用組合和順序模型分析電路的行為，僅考慮兩個(gè)電壓(“一”和“零”)，從而大大簡化了設(shè)計(jì)和驗(yàn)證過程。

　　如何設(shè)計(jì)模擬電路?

　　模擬IC設(shè)計(jì)通常涉及自上而下的設(shè)計(jì)和實(shí)現(xiàn)過程，然后是自下而上的驗(yàn)證過程。這種總體方法有許多變體。以下是基本步驟：

　　1、為設(shè)計(jì)制定高級(jí)規(guī)范。它將執(zhí)行哪些功能?設(shè)計(jì)的性能、功耗和面積(即成本)目標(biāo)是什么?

　　2、開發(fā)頂級(jí)設(shè)計(jì)，以使用宏函數(shù)(如濾波器、比較器和放大器)實(shí)現(xiàn)所需的結(jié)果

　　3、創(chuàng)建器件級(jí)電路描述，以支持使用晶體管、電阻器和電容器等元件的頂級(jí)設(shè)計(jì)。此步驟通常從預(yù)定義函數(shù)庫中提取，這些函數(shù)需要針對(duì)每個(gè)獨(dú)特設(shè)計(jì)的特定要求進(jìn)行定制。

　　4、使用仿真驗(yàn)證設(shè)計(jì)是否滿足其所有規(guī)格。這里使用的軟件通常使用線性和非線性元件對(duì)電路進(jìn)行建模，這些元件已針對(duì)目標(biāo)制造過程進(jìn)行了調(diào)整。正是在這一步中，將對(duì)制造過程和操作可變性進(jìn)行建模，以確保器件設(shè)計(jì)在面對(duì)這些不確定性時(shí)保持穩(wěn)健。

　　5、通過組裝所有組件的預(yù)定義布局來實(shí)現(xiàn)設(shè)計(jì)的物理布局。在此步驟中，將優(yōu)化布局的密度以最大限度地降低成本。必須遵循許多放置規(guī)則，以確保設(shè)計(jì)針對(duì)可制造性和信號(hào)完整性進(jìn)行優(yōu)化。在此步驟中將進(jìn)行是否遵循這些規(guī)則，這稱為物理驗(yàn)證。

　　6、然后從布局中提取等效電路。串?dāng)_和接線電阻等寄生效應(yīng)現(xiàn)在存在于設(shè)計(jì)描述中，并且重新設(shè)計(jì)經(jīng)過重新仿真，以確保它仍然按預(yù)期運(yùn)行，并添加了這些新效果。提取的設(shè)計(jì)也與原始設(shè)計(jì)進(jìn)行比較，以確保正確使用和連接正確的設(shè)備。此過程稱為邏輯與原理圖或LVS檢查。

　　7、在此階段，還會(huì)添加測(cè)試電路所需的任何結(jié)構(gòu)。一旦完成，設(shè)計(jì)就可以制造或集成到更大的數(shù)字設(shè)計(jì)中。將模擬設(shè)計(jì)集成到更大的數(shù)字設(shè)計(jì)中稱為 AMS 或模擬/混合信號(hào)設(shè)計(jì)。

　　上述就是關(guān)于模擬ic集成電路設(shè)計(jì)定義與培訓(xùn)的相關(guān)內(nèi)容了，希望能夠?yàn)橛行枰耐瑢W(xué)帶來些幫助，本次我們的分享暫時(shí)也就到這里了，若是還有什么需要或者有在模擬ic集成電路設(shè)計(jì)課程上的相關(guān)需求，也可以通過我們的在線老師來獲取幫助哦。