課程內容：

本課程的主要目的是讓學生對支撐計算機系統(tǒng)的硬件有一個基本的了解。此外，課程還涉及：

- 基本邏輯和邏輯門介紹

- 將簡單系統(tǒng)劃分為組合塊和順序塊

- 介紹幫助設計基本計算機系統(tǒng)的基本CAD工具

- 概述硬件描述語言，特別強調Verilog語言

- 介紹簡單處理器的邏輯級實現(xiàn)

- 討論計算機系統(tǒng)如何與內存和I/O設備交互

課程大綱：

1、邏輯入門：數字信號、數據表示、布爾邏輯和函數、德摩根定理、邏輯門、多路復用器、二進制運算、抽象和層次結構、時鐘、順序系統(tǒng)。

2、計算機輔助設計（CAD）：對CAD工具、測試與仿真的需求。

3、硬件描述語言Verilog：Verilog簡介、Verilog賦值、用Verilog設計組合和順序電路。

4、寄存器傳輸層 (RTL) 設計：同步范例、順序系統(tǒng)介紹、RTL 設計視圖、寄存器、數據通路和控制。

5、有限狀態(tài)機 (FSM)：FSM 簡介、狀態(tài)轉換圖、狀態(tài)轉換表、Verilog 實現(xiàn)。

6、處理器設計：CPU、內存、I/O、處理器運行、指令執(zhí)行、操作順序、程序計數器、指令寄存器、條件代碼寄存器。

7、MU0：指令集和操作、算術邏輯單元 (ALU) 設計和關鍵路徑、MU0 數據路徑設計和控制。

8、存儲器：馮-諾依曼和哈佛體系結構、三態(tài)緩沖器和雙向總線、內存映射、地址解碼方案、地址解碼器。存儲器層次結構。

9、輸入和輸出：輸入/輸出接口、通信和輸入/輸出設備。

10、Verilog：Verilog 電路設計實例。

11、MU0 編程：對 MU0 編程和訪問外設。

學習成果：

成功完成本課程后，學生將能夠：

1、在不同的數基之間進行轉換，并執(zhí)行二進制加減法。

2、操作布爾表達式，并使用簡單的組合電路說明其實現(xiàn)。

3、討論簡單二進制加法器的設計，并強調該設計的模仿之處。

4、解釋 Verilog 語言的主要特點，用 Verilog 語言編寫組合和順序邏輯電路設計的行為模型。

5、使用 CAD 工具設計、實現(xiàn)和驗證電路設計。

6、討論簡單數字計算機的組織和運行，包括處理器、存儲器和輸入/輸出。

7、討論并實現(xiàn)簡單處理器的設計。

8、討論如何在簡單的處理器設計上執(zhí)行機器語言程序并生成工作代碼。